電磁抗干擾原則

      電磁抗干擾原則涉及的知識(shí)點(diǎn)比較多，例如銅膜線的拐彎處應(yīng)為圓角或斜角（因?yàn)楦哳l時(shí)直角或者尖角的拐彎會(huì)影響電氣性能）雙面板兩面的導(dǎo)線應(yīng)互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。

一、 通常一個(gè)電子系統(tǒng)中有各種不同的地線，如數(shù)字地、邏輯地、系統(tǒng)地、機(jī)殼地等，地線的設(shè)計(jì)原則如下：

1、 正確的單點(diǎn)和多點(diǎn)接地

      在低頻電路中，信號(hào)的工作頻率小于 1MHZ，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于 10MHZ 時(shí)，如果采用一點(diǎn)接地，其地線的長(zhǎng)度不應(yīng)超過(guò)波長(zhǎng)的 1/20，否則應(yīng)采用多點(diǎn)接地法。

2、 數(shù)字地與模擬地分開(kāi)

      若線路板上既有邏輯電路又有線性電路，應(yīng)盡量使它們分開(kāi)。一般數(shù)字電路的抗干擾能力比較強(qiáng)，例如 TTL 電路的噪聲容限為 0.4~0.6V，CMOS 電路的噪聲容限為電源電壓的 0.3~0.45 倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類電路應(yīng)該分開(kāi)布局布線。

3、接地線應(yīng)盡量加粗

      若接地線用很細(xì)的線條，則接地電位會(huì)隨電流的變化而變化， 使抗噪性能降低。因此應(yīng)將地線加粗，使它能通過(guò)三倍于印制板上的允許電流。如有可能，接地線應(yīng)在 2~3mm 以上。

4、 接地線構(gòu)成閉環(huán)路

      只由數(shù)字電路組成的印制板，其接地電路布成環(huán)路大多能提高抗噪聲能力。因?yàn)榄h(huán)形地線可以減小接地電阻，從而減小接地電位差。

二、 配置退藕電容

PCB 設(shè)計(jì)的常規(guī)做法之一是在印刷板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙荩伺弘娙莸囊话闩渲迷瓌t是：

電源的輸入端跨接 10~100uf 的電解電容器，如果印制電路板的位置允許，采用 100uf 以上的電解電容器抗干擾效果會(huì)更好。

原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè) 0.01uf~`0.1uf 的瓷片電容，如遇印制板空隙不夠，可每4~8 個(gè)芯片布置一個(gè) 1~10uf 的鉭電容（最好不用電解電容， 電解電容是兩層薄膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感，最好使用鉭電容或聚碳酸醞電容）。

對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，如 RAM、ROM 存儲(chǔ)器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容。

電容引線不能太長(zhǎng)，尤其是高頻旁路電容不能有引線。